

专业:

年级:

学院:

姓名:

学号:

线

封

密

国防科技大学 2020—2021 学年春季学期

《数字电路与逻辑设计》(军) 考试试卷 (B) 卷参考答案

考试形式: 闭卷 考试时间: 120 分钟 满分: 100 分。

题 号	一	二	三	四	五	六	七	总 分
得 分								
评阅人								

注意:

- 1、所有答题都须写在此试卷纸密封线右边, 写在其它纸上一律无效。
- 2、密封线左边请勿答题, 密封线外不得有姓名及相关标记。

得分

一、填空题 (每空 1 分, 共 10 分)

- 1、逻辑函数的描述方法有多种, 分别是: 表达式、真值表、电路图、卡诺图、波形图、硬件描述语言等。
- 2、三态门输出的状态分别是: 0、1 和 高阻态。
- 3、 $(A + B)(A + \bar{B} + C)$ 的化简结果是: $A+BC$ (最简“与或”式)。
- 4、JK 触发器的特征方程是: $Q^{n+1} = \underline{J\bar{Q}^n} + \underline{\bar{K}Q^n}$ 。
- 5、 $(0101\ 0110.0101)_{8421\text{-BCD}} = \underline{(111000.1)_2}$ 。
- 6、一般 DAC 由: 电阻网络、模拟开关、参考电压、运算放大器等 4 部分组成。
- 7、存储器可分为 ROM 和 RAM 两大类, 日常手机使用的小内存 T—Flash 卡属于 ROM 类。
- 8、欲实现模 30 的扭环形计数器, 则需要 15 个触发器。
- 9、FPGA 与 CPLD 最大的结构差异在于 FPGA 是基于查找表结构的, CPLD 是基

于乘积项（与或阵列）结构的。

10、某逐次渐近反馈比较型 ADC 输出的数字量为 10 位,时钟信号频率为 500kHz,则完成一次转换的时间为 24 μ s。

得分

二、单项选择题（共 10 小题，每小题 2 分，共 20 分）

1、下列几种门电路中，输出端可以实现“线与”功能的是(B)。

A. 与非门 B. OD 门 C. 异或门 D. 三态门

2、 $\underbrace{A \oplus A \oplus A \cdots \oplus A}_{2021 \text{ 个 } A} = (\underline{D})$ 。

A. 1 B. 0 C. $\bar{A}$ D. A

3、一个无符号 4 位权电阻 DAC，最低位处电阻为 $80\text{K}\Omega$ ，则最高位处电阻为 (C)。


A. $40\text{K}\Omega$ B. $5\text{K}\Omega$ C. $10\text{K}\Omega$ D. $20\text{K}\Omega$

4、计算机键盘有 101 个键，若用格雷码进行编码，至少应为 (B) 位。

A. 6 B. 7 C. 8 D. 51

5、如下图所示逻辑电路为 (A)。

A. “与非”门
B. “同或”门
C. “异或”门
D. “或非”门



6、下列(B)不能用 555 电路构成。

A. 多谐振荡器 B. 晶体振荡器 C. 施密特触发器 D. 单稳态触发器


7、下列说法正确的是: (D)。

A. SRAM 具有数据易失性，断电即丢失，需不断刷新
B. 计算机的内存条属于 ROM 器件
C. 相对于 DRAM，SRAM 在高集成度、容量方面更有优势

D. FPGA 编程信息需存放在外部存储器上，而 CPLD 则不需要


8、下图所示异步计数器是（ C ）。

- A. 模 2 加法计数器
- B. 模 2 减法计数器
- C. 模 4 加法计数器
- D. 模 4 减法计数器




9、下图 Y 的逻辑表达式正确的是（ D ）。

- A、 $(A \oplus B)\bar{C} + ABC$
- B、 $A\bar{B}\bar{C} + A\bar{B}C + ABC$
- C、 $A(B \odot C) + \bar{A}B$
- D、 $B\bar{C} + AB$



10、8 选 1 数据选择器 74151 片构成下图所示电路，则 Y 函数式为（ A ）。


- A. $\bar{A}\bar{B}\bar{C} + \bar{A}BD + \bar{B}C\bar{D} + \bar{A}\bar{B}C$
- B. $\bar{A}\bar{B}\bar{C} + \bar{A}BD + \bar{B}C\bar{D} + \bar{A}\bar{B}C$
- C. $\bar{A}\bar{B}\bar{C} + \bar{A}BD + \bar{B}C\bar{D} + \bar{A}\bar{B}C$
- D. $\bar{A}\bar{B}\bar{C} + \bar{A}BD + \bar{B}C\bar{D} + \bar{A}\bar{B}C$



得分

三、综合题一（10 分）

设计一个 1 位二进制全减器电路，输入为被减数 A、减数 B 与来自低位的借位 C，输出为两数之差 Y 与向高位的借位信号 Z。请列出真值表，并用译码器 74HC138 和适当门电路实现该电路。其中 74HC138 及其功能表如图 3 所示。




输 入			输 出									
S_1	$S_2'+S_3'$	A_2	A_1	A_0	Y_0'	Y_1'	Y_2'	Y_3'	Y_4'	Y_5'	Y_6'	Y_7'
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	1	1	0	1	1	1
1	0	1	1	0	1	1	1	1	1	0	1	1
1	0	1	1	1	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

图 3

解：（1）真值表 （5 分）

（2）电路图 （5 分）

A	B	C	Y	Z
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1



得分

四、综合题二（10 分）

D 触发器构成的电路如图 4.1 所示，输入信号 V_i 的波形如图 4.2 所示。试在图 4.2 中画出与之对应的输出电压 V_o 波形。触发器为 D 型维持阻塞边沿触发结构，初始状态 $Q=0$ ，需考虑触发器与异或门电路的传输延迟。

图 4.2

得分

按照下列要求设计函数发生器电路。

(2) 用 Verilog 硬件描述语言设计实现表 1 中的函数。已给出模块框架, 要求用 case 语句补全方框中的代码。(5 分)

表 1




图 5


A	B	Y
0	0	$C \oplus D$
0	1	D
1	0	$C \cdot D$
1	1	$C + D$

解：

(1) 根据表 1, 可得到:

$$\begin{aligned} Y &= A'B'C'D + A'BD + AB'C'D + AB(C+D) \\ &= A'B'(C'D + C'D') + A'BD + AB'C'D + AB(C+D) \end{aligned}$$

$$\begin{aligned}
&= A'B'CD + A'B'C'D' + A'BCD + A'BC'D + AB'CD + ABCD + ABCD' + ABC'D \\
&= m_0D' + m_1D + m_3D + m_2D + m_5D + m_7D + m_7D' + m_6D \\
&= m_0D' + m_1D + m_2D + m_3D + m_5D + m_6D + m_7 \cdot 1 \quad (5 \text{ 分})
\end{aligned}$$



(2) 下面所示的 Verilog HDL 程序已经把框架搭起来了，试将函数实现部分补充完整。
(5 分)

```

module function_generate (A,B,C,D,Y);
input  A,B,C,D;
output Y;
reg    Y;

```

```

always @(A or B)
begin
    case ({A,B})
        2'b00 : Y = C^~D;
        2'b01 : Y = D;
        2'b10 : Y = C&D;
        2'b11 : Y = C+D;
    endcase
end

```

```
endmodule
```

得分

六、综合题四 (15 分)

在图 6 所示的 TTL 型时序逻辑电路中，A 为输入信号，CP 为时钟，Y 为输出。请给出驱动方程、状态方程和输出方程，画出状态转换图，检查电路能否自启动，说明电路功能。




图 6


解:

驱动方程: $J_1 = T_1 = 1$, $J_2 = T_2 = A \oplus Q_1$ (3 分)

状态方程:
$$\begin{cases} Q_1^{n+1} = \overline{Q_1^n} \\ Q_2^{n+1} = A \oplus Q_1^n \oplus Q_2^n \end{cases}$$
 (3 分)

输出方程: $Y = AQ_1^n Q_2^n + \overline{A} \overline{Q_1^n} \overline{Q_2^n}$ (3 分)

状态转换图:



(4 分)

能够自启动。(1 分)

当 $A=0$ 时, 电路为二进制加法器; 当 $A=1$ 时, 电路为二进制减法器。(1 分)

得分

七、综合题五 (20 分)

图 7.1 为 DAC 转换芯片 AD7520 和计数器 74LS160 组成的波形发生电路。

(1) 根据 AD7520 内部结构图 (图 7.2) 和 74LS160 的功能表 (表 2), 导出其输出模拟电压 V_o 的计算公式。(8 分)

(2) 若 $V_{REF} = -5V$, 试用表格的形式列出一个周期内 DAC 转换芯片对应的输出电压值, 并画出 V_o 的波形。(12 分)

表 2 74LS160 功能表

$\overline{R_D}$	$\overline{L_D}$	EP	ET	CP	工作状态
0	×	×	×	×	异步清零
1	0	×	×	↑	同步置数
1	1	0	×	×	保持
1	1	×	0	×	保持
1	1	1	1	↑	模 10 计数




图 7.1





图 7.2

解：(1)
$$V_o = -\frac{V_{REF}}{2^n} D_n = -\frac{V_{REF}}{2^{10}} (2^9 \times d_9 + 2^8 \times d_8 + \dots + 2^1 \times d_1 + 2^0 \times d_0) \quad (8 \text{ 分})$$

(2) 此题中，74LS160 的工作状态 $Q_3Q_2Q_1Q_0$ 为：0011~1001 这七进制状态，可

得：
$$V_o = -\frac{(-5)}{2^{10}} \times (2^9 Q_3 + 2^8 Q_2 + 2^7 Q_1 + 2^6 Q_0), \text{ 即有：} (6 \text{ 分})$$

$Q_3Q_2Q_1Q_0$	0011	0100	0101	0110	0111	1000	1001
$V_o \text{ (V)}$	0.9375	1.25	1.5625	1.875	2.1875	2.5	2.8125



波形图(6分)